⑩ 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭60 - 63948

@Int.Cl.⁴

識別記号

庁内整理番号

④公開 昭和60年(1985)4月12日

21/82 27/08 H 01 L 29/78

1 0 2

6655-5F 6655-5F 8422-5F

審查請求 未請求 発明の数 1

(全4頁)

図発明の名称

ゲートアレイ大規模集積回路装置

願 昭58-171686 到特

昭58(1983)9月17日 四出

Ш 髙 @発 明 者 辺 者

良 久 明 智

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地

明 砂発 四発 明 者 \blacksquare 井 藤

滋

川崎市中原区上小田中1015番地

富士通株式会社内 富士通株式会社内

富士通株式会社 人 願 砂出

川崎市中原区上小田中1015番地

弁理士 青 柳 砂代 理

OΑ

1. 発明の名称

ゲートアレイ大規模集積回路装置

2. 特許請求の範囲

短冊状のセルアレイを複数列備えるゲートアレ ィ大規模集積回路装置において、

該セルアレイを、セルアレイの幅方向に延び長 さ方向に多数並設される、PチャネルMOSトラ ンジスタとNチャネルMOSトランジスタに共通 なゲート電極と、

該セルアレイの全長に亘って延び、Pチャネル MOSトランジスタのソース、ドレイン領域とな るP型拡散局及びNチャネルMOSトランジスタ のソース、ドレインとなるN型拡散層とで構成し てなることを特徴とする、ゲートアレイ大規模集 福姆路.

3. 発明の詳細な説明

発明の技術分野

本発明は、集積度を一層向上させたMOSゲート アレイ大規模集積回路装置に関する。

従来技術と問題点

Nチャネル、及びPチャネルMOS FETで橋 成されるCMOS論理ゲート、またはエンハンス メント及びデプレッションMOS FETで梅皮 されるE/D型論理ゲートを基本単位としたMO SゲーアレイLSIでは、ベーシックセルと呼ば れる論理ゲートがアレイ状に配覆されている。第 1図で説明すると同図(a)において10は半導体基 板(チップ)で、中央部に短冊状のセルアレイ1 2 が多数並び、周辺部に1/Oゲート14が設け られる。いずれも拡散などは済んでいるが未配線 で(ケートアレイの特徴)、配線は回路が決定し た段階で行なう。同図心で16がベーシックセル で、アレイ12にはかゝるセルがアレイ長手方向 に多数並ぶ。ベーシックセル!6はゲート!8. 20、ソースまたはドレインとなるP型拡散層、 22.24,26.及びN型拡散層28.30. 3 2 を備え、2 2 と 1 8 と 2 4 、 2 4 と 2 0 と 2 6 が 2 つの直列接続された P チャネルMOS E T を、また28と18と30、30と20と3

特開昭GU- 63948(2)

2が2つの直列接続されたNチャネルMOS F ETを構成する。一例としてこれらの領域 2 2 と 2 6 に電圧 V Du を、2 8 に電源 V s s を加え、領域 2 4 と 3 2 を接続してこれを出力端とすると第 1 図心に示す如くなり、2 入力 A , B に対するナン ド論理を出力 X に得る。接続を左、右逆にすると ノアゲートを構成できる。

か、る基本セルを備えるケートアレイは広く使用されているが、基本セル16間の絶縁はフィールド酸化膜などの絶縁層により行なっており、該絶縁層の介在が築稅度を低下させている。

発明の目的

شه

本発明はからる点を改善し、ゲートアレイの一層 の集積度向上を図ろうとするものである。

発明の構成

本発明は短冊状のセルアレイを複数列備えるゲートアレイ大規模集積回路装置において、該セルアレイを、セルアレイの幅方向に延び長さ方向に多数並設される、PチャネルMOSトランジスタに共通なゲート電

極と、該セルアレイの全長に亘って延び、 P チャネルM O S トランジスタのソース、ドレイン領域となる P 型拡股層及び N チャネルM O S トランジスタのソース、ドレインとなる N 型拡散層とで構成してなることを特徴とするが、次に実施例を参照しながら、これを詳細に説明する。

発明の実施例

第2図は本発明の実施例を示す。この第2図は第1図向に対応するもので、セルアレイ12の構成を示している。第1図向と対比すれば明らかなソース・ドレインとなる拡散層 42、およびNチャルのののはなっている。では、アレイ12の全長に延びる1つのはなく、アレイ12の全長に延びる1つのではなっている。52、54、56、……によりでは、アレイ12である。このペーシッと概には第1図向と同じである。このペーシッと概には第1図向と同じである。このペーシッと概には第1図向と同じである。このペーシッを概には第1図向と同じである。このペーシッを概には第1図向と同じである。このペーシッを概には第1図向と同じである。このペーシッを概には第1図向と同じである。このペーシッを概には第1図向と同じである。このペーシッを概になる12はゲート電極52、54、……を概

成したのち拡散してP. N型ソースドレイン領域42.44を作るので、これらの領域42.44 は詳しくはゲート電極下で切れており、この部分がドミアのチャネルになる。

第2図のセルアレイ12の等価回路は第4図の 如くなり、Pチャネル、NチャネルFET61. 62. ……71, 72. ……が多数直列接続され、 多数の入力 A. B. ……を持つ。所望回路はこれ らの一部を切取って構成する。即ちソース、ドレ イン拡散層はゲート電極直下のチャネル部で切れ ているからこれを利用して、或いは積極的にゲー 上電極に電圧を加えて当該ゲートをオフにするこ とにより長いベーシックセルアレイの必要部分の み使用することができる。第4図では聞子82を Vmへ、媚子8」は媚子91へ、そして媚子92 をVssへ接続して、嫡子Aを入力綱、嫡子81。 91を出力端とするCMOSインバータを構成し、 また媚子84をVmへ、繭子83を94へ接続し て、PチャネルトランジスタQ;とQ;を並列に してその一箇をVssへ、他饋を直列なNチャネル

トランジスタQ:.Q。の一崎94へ接続し、そうンジスタQ:.Q。の一崎94へ接続し、そうとはVssへ接続した2人力(B. Ca 翻線した2人力(B. Ca 翻線にした2人力(B. Ca 翻線にした2人力(B. Ca Manus and Manus

第3図はベーシックセルアレイの2ゲート部分を用いて2入力ナンドゲートNGを構成した例を示し、これは前述のQi~Qiと間様である。このゲートの構成にはVロD、Vss配線と山力部の配線16を施すだけでよい。

第5図~第7図は従来方式のゲートアレイと本 発明方式のゲートアレイで綺理ゲートを構成した





特開昭 GO- 63948 (3)

場合の相違を示す説明図、ௌは第1図の従来方式、 (b)は 本発明方式を示す。 (c)は(a)(b)の等価回路を示 す。 (a)(b)ともグリッド配線方式を採用しており、 ドットはグリッドの各交点を示す。配線は、ドッ ト上を通る縦線と横線で行なわれる。第5図はイ ンパータで、従来方式回ならベーシックセルアレ ィの長さ方向に5グリッドを要するが、本発明方 式心なら4グリッドでよい。アレイ方向で次のセ ルにも同様なインバータを形成する場合(ケース Λとする) は嫡部の1グリッドを共用できるので 従来方式はイグリッド、本発明方式は3グリッド となる。第6関のナンドゲートの場合はケースA の従来方式回なら4グリッド、本発明方式側なら 3 グリッド、第7 図のグブルインバータ(パワー 用)でケース人の従来方式(8)なら4グリッド、本 発明方式向なら2グリッドとなる。いずれも木発 明の方が所要スペースを節減できる。

本売明方式は、従来方式のように絶縁領域で個々に分離したベーシックセルを多数並べるのではなく、アレイ全体を1つのセルとするので絶縁領

域がベーシックセル毎に介入する無駄がなく、また従来方式のベーシックセルは4トランジスタが 登野な場合は 1 ベーシックセルを使用しなければならず、 使用しないトランジスタが生じる無駄がでるが、 本乳 明方式では 2 トランジスク単位であるから上記無駄を減少できる。 従って本発明は 3 入力ゲートなど奇数、多入力ゲートに有利である。

ゲートはP・Nチャネルトランジスタに共通にせずに個々に分離することも考えられるが、CMOSゲートはP・Nチャネルトランジスタの各ゲートを相互に接続するのが普通であるから、上が出のようにするとゲート接続のためのスペースが必要になり、集段度が下る。従ってP・Nチャネルトのような特殊なものを除いて、広く使用されるナンド、ノアゲートなどに対してはゲート共通の方が有利である。

発明の効果


以上説明したように本発明によればMOSゲート

アレイの集積度、及びゲート構成能力を一層向上 させることができ、遊だ有効である。


4. 図面の簡単な説明

第1図は従来のゲートアレイの説明図、第2図は木発明のゲートアレイの実施例を示す説明図、第3図および第4図は第2図のゲートアレイでのゲート構成要領を示す概略平面図及び回路図、第5図~第7図は本売明方式と従来方式のゲート構成要領の対比説明図である。

図面で、12はセルアレイ、52.54..... はゲート電極、42はP型拡散層、44はN型拡 散層である。



BEST AVAILABLE COFY



EP00001:EP0

PN - JP60063948 A 19850412

PD - 1985-04-12

PR - JP19830171686 19830917

OPD - 1983-09-17

TI - GATE ARRAY LSI DE/ICE

IN - TAKAYAMA YOSHIHISA;TANABE TOMOAKI; FUJII SHIGERU

PA - FUJITSU LTD

EC - H01L27/118G4

IC - H01L27/08; H01L29/3

S APPLY DEF YENT

 TI - MOS gate array LSI circuit device - having gate electrode common to p-channel and N-channel transistors, and p-type and n-type diffusion layers. NoAbstract Dwg 1-3/7

PR - JP19830171686 19833917

PN - JP60063948 A 19850412 DW198521 004pp

PA. - (FUIT) FUJITSU LTD

IC - H01L21/82 ;H01L27/0ε ;H01L29/78

OPD - 1983-09-17

AN - 1985-125655 [21]

PAJ .∓3

PN - JP60063948 A 19850412

PD - 1985-04-12

AP - JP19830171686 19833917

IN - TAKAYAMA YOSHIHISA; others:02

PA - FUJITSU KK

TI - GATE ARRAY LSI DEVICE

- PURPOSE:To contrive to improve the integration degree of the MOS gate array and the improvement of the ability to construct the gate by a method wherein the array of cells is composed of a gate electrode common to a P-channel MOS transistor and an N-channel MOS transistor, a P type diffused layer serving as a drain region, and an N type diffused layer serving as a drain.
 - CONSTITUTION: The cifused layer42 serving as the source and drain of the P- channel MOSFET and the diffused layer 44 serving as the N-channel MOSFET are continuous through all cells. Therefore, no cell corresponds to the basic cell 16 isolated individually, but the cell's formed into one cell extending over the

full length of the array 12. Since this basic array 12 form the P type and N type source and drain regions 42 and 44 by diffusion after constructing the gate electrodes 52, 54,..., these regions 42 and 44 are cut under the gate electrodes, and these parts become the channels of an FET.

- H01L21/82 ;H01L27/08 ;H01L29/78